

Chapitre 7

Transistor MOS

Introduction

Jonction Métal/Oxyde/Semiconducteur

Diode MOS idéale

Diode MOS réelle

MOSFET principe

MOSFET courant drain

Effets d'une grille courte

MOS ultime

Transistor MESFET

Jonction métal-semiconducteur

Diode Schottky

MESFET

Transistor MODFET/HEMT

Transistor « Quantique »

Plan du cours

1/3
bases

1. Introduction

- Caractéristiques physiques des semiconducteurs
- Quels Matériaux pour quel type d'applications

2. Propriétés électroniques des semiconducteurs

- Structure de bandes
- Statistiques d'occupation des bandes
- Propriétés de transport
- Processus de recombinaison

3. Jonctions et interfaces

- Jonctions métal/semi-conducteurs
- Jonction p-n à l'équilibre, Jonction p-n hors-équilibre

1/3
transport

4. Composants électroniques

- Transistors bipolaires
- Transistors à effet de champ
- Dispositifs quantiques
- Nouveaux matériaux

1/3
optique

5. Composants optoélectroniques

- Détecteurs
- Diodes électroluminescentes
- Diodes lasers
- Lasers à émission par la surface
- Lasers à cascade quantique

Histoire: de la triode au transistor

Le transistor à effet de champ a remplacé les tubes à vide (triode)



Triode:

Courant entre cathode et anode fonction de la température de la cathode et de la différence de potentiel


On place une **grille** entre la cathode et l'anode.

Lorsque la grille est à un potentiel négatif par rapport à la cathode $\Rightarrow$ barrière réduit le flux d'électrons.


La puissance nécessaire pour modifier la tension de la grille est très faible par rapport à la variation de tension anode provoquée par la variation de la tension grille, c'est ce qui explique les facultés amplificatrice de la triode.



Transistor – filière matériau




Transistor – filière matériau




Le transistor MOS

TRANSISTOR UNIPOLAIRE




Comment faire varier la résistivité du matériau par une action extérieure?

Le transistor MOS




$$R = \rho \frac{l}{s}$$





R ↗

$$\left. \begin{array}{l} s \downarrow \\ \rho \rightarrow \end{array} \right\} \Rightarrow R \uparrow$$



Transistor MOS

Jonction Métal/Oxyde/Semiconducteur



Diode MOS:


$q\phi_{m,s}$: travail de sortie du métal ou du semiconducteur

$q\chi$: affinité électronique du semiconducteur

cas idéal $\Rightarrow \phi_m - \phi_s = q\phi_m - (-q\chi + E_g/2 + q\psi_B) = 0$

Jonction Métal/Oxyde/Semiconducteur

Diode MOS: effet d'une polarisation



$V < 0$ sur le contact métallique et avec semiconducteur de type p

⇒ **Accumulation** de charges positives (trous) à l'interface $\text{SiO}_2/\text{silicium}$

$$p_p = n_i \exp(E_i - E_F)/kT \text{ d'où } E_i - E_F \nearrow$$

$V > 0$ sur le contact métallique et avec semiconducteur de type p


⇒ Courbure des bandes vers le bas et la concentration en trous diminue, $(E_i - E_F) \searrow$

Déplétion des porteurs majoritaires

$$Q_s = -qN_A W \text{ avec } W \text{ la largeur de la zone déplétée}$$

Jonction Métal/Oxyde/Semiconducteur

Diode MOS: effet d'une polarisation



Quand la tension positive augmente encore un peu plus, E_F croise E_i ce qui induit des charges négatives à l'interface



$$n_p = n_i \exp(E_F - E_i)/kT$$

d'où $n_p > n_i$ et $p_p < n_i$

Le nombre d'électrons (minoritaires) devient plus grand que le nombre de trous (majoritaires) $\Rightarrow$ régime **d'inversion**

Régime de forte inversion: charges négatives Q_n très localisées (1 à 10 nm)

Jonction Métal/Oxyde/Semiconducteur




	régime	p_s	n_s
$\psi_s < 0$	accumulation	$p_s > p_0$	
$\psi_s = 0$	bandes plates	$p_s = p_0$	
$0 < \psi_s < \phi_F $	déplétion	$n_i < p_s < p_0$	
$\psi_s = \phi_F $	intrinsèque	$p_s = n_i$	$n_s = n_i$
$ \phi_F < \psi_s < 2 \phi_F $	faible inversion		$n_i < n_s < p_0$
$\psi_s = 2 \phi_F $	seuil forte inv.		$n_s = p_0$
$\psi_s > 2 \phi_F $	forte inversion		$n_s > p_0$

Tableau 12.3 : - Relations entre le potentiel de surface, ψ_s , et les concentrations d'électrons, n_s , et trous, p_s en surface pour le cas du semiconducteur type p. La concentration de trous en volume loin de l'interface est désignée par p_0 .

Jonction Métal/Oxyde/Semiconducteur

Aperçu



Equation de Poisson


$$\frac{d^2\psi}{dx^2} = -\frac{\rho(x)}{\epsilon}$$

$$\psi = \psi_s \left(1 - \frac{x}{W}\right)^2$$

avec

$$\psi_s = \frac{qN_A W^2}{2\epsilon}$$


etc....




Jonction Métal/Oxyde/Semiconducteur

Diode MOS idéale

Structure de bande



Distribution des charges




Jonction Métal/Oxyde/Semiconducteur

Diode MOS réelle: $\text{SiO}_2\text{-Si}$

Dans le cas d'une jonction réelle, le travail de sortie du métal diffère de celui du semiconducteur: $\phi_m - \phi_s \neq 0$

(Il y a aussi des charges dans l'oxyde et à l'interface)




Jonction Métal/Oxyde/Semiconducteur

Diode MOS réelle: $\text{SiO}_2\text{-Si}$

Un des métaux les plus utilisés est l'aluminium. Son travail de sortie est de 4.1 eV


Un autre matériau très répandu est le silicium poly cristallin dopé n+ ou p+ (4-5eV)

Noter que la différence de travail de sortie entre le métal et le semiconducteur dépend de la concentration de ce dernier




Jonction Métal/Oxyde/Semiconducteur


Diode MOS réelle: $\text{SiO}_2\text{-Si}$



Evolution de la différence de travail de sortie pour l'aluminium et le polysilicium en fonction du dopage du semiconducteur



Transistor MOS (MOSFET)



1^{er} MOSFET: 1960

- 20 μm de grille (L)
- 100 nm d'oxyde (d)

n-MOSFET


- substrat de type p
- régions de type n⁺ (source et drain)

p-MOSFET


- substrat de type n
- régions de type p⁺ (source et drain)

Transistor MOS (MOSFET)

Principe de fonctionnement




Aucun courant ne passe car jonction pn en inverse



En régime d'inversion, apparition d'un plan de charge (électrons) permettant le passage du courant



Le transistor MOS



La tension de la grille contrôle le courant entre source et drain



Transistor MOS (MOSFET)

Principe de fonctionnement





Si V_D faible, le courant augmente avec la tension: régime linéaire ($V = R_{\text{canal}} I$)

(conductance cte)




Quand la tension V_D augmente, le nombre d'électrons dans la couche d'inversion diminue et la conductance du canal est plus faible. La variation du courant est alors sous linéaire. Régime de pincement atteint pour $V_D(\text{sat})$



Quand la tension V_D est supérieure à $V_D(\text{sat})$ et pour des longueurs de grille importantes, le courant est constant.

Transistor MOS (MOSFET)

Caractéristiques statiques



Courant dans le régime linéaire

$$I_D = (Z/L) \mu_n C_0 (V_G - V_T) V_D$$

$$C_0 = \epsilon_{ox} / d$$









V_T : tension seuil de grille

Courant dans le régime de saturation

$$I_D(\text{sat}) = (Z/L) \mu_n C_0 (V_G - V_T)^2 / 2$$

Transistor MOS (MOSFET)



Différents types de MOSFET

Type	Cross section	Output characteristics
n-channel enhancement (normally off)		
n-channel depletion (normally on)	 n-Channel	
p-channel enhancement (normally off)		
p-channel depletion (normally on)	 p-Channel	

Le transistor MOS




<i>Records</i>	f_T	f_{MAX}
n-MOSFET Si(40 nm)	250 GHz	200 GHz
HEMT InP (25 nm)	562 GHz	600 GHz
n-MODFET Si/SiGe (100 nm)	74 GHz	186 GHz

Objectif: réduire la taille





Recherche: Silicon Nanowire Transistors


Institute of Standards and Technology (NIST), USA 12/2005





Recherche: Nanotube de Carbone



Vertical Nanotube Transistor
(Patented by Infineon
- and by Samsung ?!)





MOS à grille courte



Percement (Drain induced barrier lowering- DIBL)


MOS sur SOI




Le substrat SOI permet la réalisation de transistors MOS plus performants (fort pouvoir bloquant et plus rapides)

⇒ La technologie SOI limite les courants de fuite dus au phénomène de percement

Actualité: le SOI se développe






2006: SOITEC (Benin-Grenoble)
signe un contrat de 150 millions de
dollars avec AMD






- Meilleures performances
- Plus grande intégration

Transistor MOS à double grille




Transistor MOS ultime




Transistor MESFET

Jonction métal-semiconducteur



Type n


Avant mise en contact



Après mise en contact

$q\phi_{Bn} = q(\phi_m - \chi)$ hauteur de barrière à l'interface métal-SC



Jonction métal-semiconducteur



Cas où $\phi_m > \phi_s$




$$q\phi_{Bn} = q(\phi_m - \chi)$$

$$V_{bi} = \phi_{Bn} - V_n \text{ avec } V_n = E_C - E_F$$





Etats de surface

Jonction métal-semiconducteur



Jonction métal-semiconducteur



Champ électrique max: $E_m = qN_D W / \epsilon$


$$V_{bi} - V = E_m W / 2 \quad (E = - \text{grad } V)$$

$$\Rightarrow W = [2\epsilon(V_{bi} - V) / qN_D]^{1/2} \quad \text{largeur de la zone déplétée}$$

$$\text{Charge } Q_{SC} = qN_D W = [2q\epsilon N_D (V_{bi} - V)]^{1/2}$$

Jonction métal-semiconducteur

Diode Schottky




Nb électrons pouvant franchir la barrière $\phi_{Bn} \Rightarrow n = N_C \exp(-q\phi_{Bn}/kT)$

Si $V > 0$, le courant est $J = J_S \exp(qV/kT - 1)$

Jonction métal-semiconducteur


Diode Schottky



Note: contact ohmique $\Rightarrow$ la hauteur de barrière est faible


Jonction métal-semiconducteur

Diode Schottky



Barrière élevée



Contact ohmique












Barrière faible

Jonction métal-semiconducteur


Transistor MESFET (metal semiconductor field effect transistor)



Transistor MESFET




(a)



Transistor MESFET

Caractéristiques statiques








Courant drain

$$I_{Sat} = (Z\mu_e\epsilon/2aL)(V_G - V_T)^2$$


Transistor MESFET

transistors normalement « On » et « Off »



Transistor MESFET

Fonctionnement en fréquence



Fréquence de coupure



$$f_t = v_s / 2\pi L$$

où v_s est la vitesse de saturation


1/temps passé sous la grille

Transistor MODFET/HEMT

Hétérojonctions et Gaz bi-dimensionnel d'électrons




- Jonction entre deux semiconducteurs différents
- Semblable à une jonction p-n mais apparition de **discontinuité de bandes** due à la différence de bande interdite
- Pour de faibles dopages ou à très petite échelle, la discontinuité est le phénomène le plus important ($\Rightarrow$ notion de **puits quantique**)



Transistor MODFET/HEMT

Hétérojonctions et Gaz bi-dimensionnel d'électrons



But: obtenir une grande conductivité $\sigma = nq\mu$


En gardant n grand et μ grand

Comment:

- en dopant fortement pour avoir un grand n
- en séparant spatialement impuretés ionisées et porteurs

Transistor MODFET/HEMT


Gaz bi-dimensionnel d'électrons



Densité surfacique du gaz d'électrons:

10^{12} cm^{-2} pour GaAs

10^{13} cm^{-2} pour GaN




Transistor MODFET/HEMT

MODFET = Modulation Doped Field Effect Transistor


HEMT = High Electron Mobility transistor

HFET (heterojunction field effect transistors)

TEGFET (two-dimensional electron gas field effect transistor)




Transistor MODFET/HEMT



Fréquence de coupure plus élevée dans un HEMT que dans un MOS ou un MESFET


Transistor « Quantique »

Diode à double barrière tunnel résonnant



Transistor « Quantique »


Diode à double barrière tunnel résonnant



Le courant ne passe que lorsque l'énergie des électrons est égale à celle d'un niveau quantique entre les deux barrières

Peu d'effets capacitifs
⇒ fonctionnement à haute fréquence

Transistor à 1 électron



Single Electron Tunneling

- Single charge tunneling


$$E_C + E_Q \gg kT$$

where $E_C = \frac{e^2}{C_\Sigma} \propto \frac{1}{d}$

$$E_Q \sim \frac{\hbar^2}{m^* d^2}$$



- Requirements:
 - Small quantum dot for high temperature operation
 - Hole QDT for complementary logic circuitry



Fin de la partie composants électroniques

suite:

composants optoélectroniques